Book a Demo!
CoCalc Logo Icon
StoreFeaturesDocsShareSupportNewsAboutPoliciesSign UpSign In
torvalds
GitHub Repository: torvalds/linux
 Path: blob/master/sound/soc/rockchip/rockchip_spdif.h
52978 views
1
/* SPDX-License-Identifier: GPL-2.0-only */

2
/*

3
 * ALSA SoC Audio Layer - Rockchip SPDIF transceiver driver

4
 *

5
 * Copyright (c) 2015-2026 Collabora Ltd.

6
 * Author: Sjoerd Simons <[email protected]>

7
 */

8


9
#ifndef _ROCKCHIP_SPDIF_H

10
#define _ROCKCHIP_SPDIF_H

11


12
/*

13
 * CFGR

14
 * transfer configuration register

15
*/

16
#define SPDIF_CFGR_CLK_DIV_MASK		GENMASK(23, 16)

17
#define SPDIF_CFGR_CLK_DIV(x)		FIELD_PREP(SPDIF_CFGR_CLK_DIV_MASK, x-1)

18


19
#define SPDIF_CFGR_CLR_MASK		BIT(7)

20
#define SPDIF_CFGR_CLR_EN		FIELD_PREP(SPDIF_CFGR_CLR_MASK, 1)

21
#define SPDIF_CFGR_CLR_DIS		FIELD_PREP(SPDIF_CFGR_CLR_MASK, 0)

22


23
#define SPDIF_CFGR_CSE_MASK		BIT(6)

24
#define SPDIF_CFGR_CSE_EN		FIELD_PREP(SPDIF_CFGR_CSE_MASK, 1)

25
#define SPDIF_CFGR_CSE_DIS		FIELD_PREP(SPDIF_CFGR_CSE_MASK, 0)

26


27
#define SPDIF_CFGR_ADJ_MASK		BIT(3)

28
#define SPDIF_CFGR_ADJ_LEFT_J		FIELD_PREP(SPDIF_CFGR_ADJ_MASK, 1)

29
#define SPDIF_CFGR_ADJ_RIGHT_J		FIELD_PREP(SPDIF_CFGR_ADJ_MASK, 0)

30


31
#define SPDIF_CFGR_HALFWORD_MASK	BIT(2)

32
#define SPDIF_CFGR_HALFWORD_DISABLE	FIELD_PREP(SPDIF_CFGR_HALFWORD_MASK, 0)

33
#define SPDIF_CFGR_HALFWORD_ENABLE	FIELD_PREP(SPDIF_CFGR_HALFWORD_MASK, 1)

34


35
#define SDPIF_CFGR_VDW_MASK		GENMASK(1, 0)

36
#define SPDIF_CFGR_VDW(x)		FIELD_PREP(SDPIF_CFGR_VDW_MASK, x)

37


38
#define SPDIF_CFGR_VDW_16		SPDIF_CFGR_VDW(0x0)

39
#define SPDIF_CFGR_VDW_20		SPDIF_CFGR_VDW(0x1)

40
#define SPDIF_CFGR_VDW_24		SPDIF_CFGR_VDW(0x2)

41


42
/*

43
 * DMACR

44
 * DMA control register

45
*/

46
#define SPDIF_DMACR_TDE_MASK		BIT(5)

47
#define SPDIF_DMACR_TDE_DISABLE		FIELD_PREP(SPDIF_DMACR_TDE_MASK, 0)

48
#define SPDIF_DMACR_TDE_ENABLE		FIELD_PREP(SPDIF_DMACR_TDE_MASK, 1)

49


50
#define SPDIF_DMACR_TDL_MASK		GENMASK(4, 0)

51
#define SPDIF_DMACR_TDL(x)		FIELD_PREP(SPDIF_DMACR_TDL_MASK, x)

52


53
/*

54
 * XFER

55
 * Transfer control register

56
*/

57
#define SPDIF_XFER_TXS_MASK		BIT(0)

58
#define SPDIF_XFER_TXS_STOP		FIELD_PREP(SPDIF_XFER_TXS_MASK, 0)

59
#define SPDIF_XFER_TXS_START		FIELD_PREP(SPDIF_XFER_TXS_MASK, 1)

60


61
#define SPDIF_CFGR	(0x0000)

62
#define SPDIF_SDBLR	(0x0004)

63
#define SPDIF_DMACR	(0x0008)

64
#define SPDIF_INTCR	(0x000c)

65
#define SPDIF_INTSR	(0x0010)

66
#define SPDIF_XFER	(0x0018)

67
#define SPDIF_SMPDR	(0x0020)

68
#define SPDIF_VLDFRn(x)	(0x0060 + (x) * 4)

69
#define SPDIF_USRDRn(x)	(0x0090 + (x) * 4)

70
#define SPDIF_CHNSRn(x)	(0x00c0 + (x) * 4)

71
#define SPDIF_VERSION	(0x01c0)

72


73
#endif /* _ROCKCHIP_SPDIF_H */

74


75